一种基于DSP＋FPGA的电子凸轮控制方法

本资料包含pdf文件1个，下载需要1积分

机械凸轮机构在工程实际中存在着-些局限性n ，如凸轮各部件的制造、装配比较困难；凸轮机构存在较大的接触应力，易磨损；凸轮机构还存在压力角过大问题；凸轮机构的运动规律不易调整。而电子凸轮是根据机械凸轮的特点，用-个驱动装置(如直线电机、步进电机丝杠)驱动顶杆运动，而驱动装置又由控制系统控制，从而实现机械凸轮的功能 。电子凸轮的优点在于设计周期短、柔性好，而且电子凸轮不存在机械凸轮所具有的磨损 ，稳定性好。为此 ，电子凸轮系统在近年来使用越来越广泛。

收稿日期：2013-01-09基金项目：航天科技创新基金资助项目(CASC201 103)作者简介：卫军朝(1977-)，男，山西运城人，博士研究生，主要从事机电系统建模与控制方面的研究.E-mail：weijunchao###mail.nwpu.edu.en通信联系人：张国渊，男，博士后，副教授，硕士生导师.E-mail：gyzhang###nwpu.edu.cn机 电 工 程 第3O卷电子凸轮可以采用单片机，也可以采用PLC 或者DSP实现 。具体采用何种方式，视诚而定↑年来，基于DSPFPGA的各种控制卡在装备制造业领域应用 日益广泛。这类控制卡不仅仅需要实现多轴联动控制，而且需要同-些凸轮动作相配合 ，如激光调阻机中工作台的运动与探针运动的配合。对于控制系统而言，常常希望集成度越高越好，这样可以减少体积 、降低成本和提高稳定度。本研究采用在基于DSPFPGA的控制卡中嵌人电子凸轮控制拈的方式，实现了凸轮机构的控制功能，增加了系统的集成度；该控制方法对于进-步研发基于航天器主动可控性的密封单元具有重要的参考价值。

电子凸轮机构可以采用开环控制方式，也可以采用闭环控制方式，本研究采用开环控制方式实现对电子凸轮的控制。

1 电子凸轮控制算法的设计在基于 DSPFPGA的架构中，DSP作为主处理器主要用来实现高速运算以及复杂的控制算法；而FPGA作为协处理器可以完成逻辑粘连功能 ，并且由于在 FPGA上构建的各功能拈具有并行处理的能力，这便大大减轻了DSP的工作负担。对电子凸轮的控制，可以由DSP来实现，FPGA仅作逻辑粘连用，也可以采用DSP与FPGA相配合来实现。对于前-种方案，研究者常常采用定时器中断的方式来产生步进时钟脉冲，通过对定时常数的调整就可以实现调速，而在程序设计中，则采用查表的方式重载定时常数 。

这种方式的缺点在于，在产生的加减速轨迹中，离散后的速度成阶梯形 ，而要改善这种情况，就必须将离散化的区间宽度减小，这便使得表格做得很大，配置凸轮运动规律变得很繁琐。该方案另-个缺点是凸轮拈加重了DSP的负担，而没能够充分发挥 FPGA的功能。本研究将凸轮运动过程离散成许多速度线性变化的小区间，采用DSP与FPGA相配合的方式，由DSP向FPGA发送每个小区间的运动控制指令 ，而由FPGA具体完成每-个小区间的运动控制任务。

1.1 电子凸轮控制系统的硬件构成本研究在基于DSP/FPGA架构的控制卡中嵌入电子凸轮功能拈，其硬件构成如图1所示。DSP将运动参数写入FPGA中相应的寄存器，也可以从FPGA中读取电子凸轮的运行状态；FPGA主要负责电子凸轮步进脉冲序列的产生以及提供驱动器的接口，其引出的3个信号作为驱动器的控制信号，即可实现对电子凸轮的控制。为了使电子凸轮的运动具有绝对位置，需要加入对从动件零点的检测。

DSP ---J--1/图 i 电子 凸轮系统硬件原理框图1.2 DSP中电子凸轮控制函数的设计为了描述凸轮从动件运动规律以及凸轮运动与控制卡其他任务相配合，可以将-个完整的运动过程离散为若干个小的区间。在该设计中，每-个小区间的运动曲线为等加速度曲线 ，这里包含了加速度为0的情况，即等速度曲线。其表达式如下：式中：t-时间点，a-加速度 ， - t时刻的速度，。 - 初始速度， - t时刻的位移，S。-初始位移。

- 个小区间的速度曲线如图2所示。图中的加速区间(如图2(a)所示)和减速区间(如图2(c)所示)可能会产生很小的-段恒速部分，这是由于当区间的终点速度到达时有可能该段所要移动的距离尚未走完，恒速部分需要将剩余的距离补上。鉴于同样的原因，减速段的终点速度避免设为零。对于从静止开始运动的区间，初始速度 的设置不能大于步进电机的启动频率。

(a)加速区I司 (b)恒速 区.f明 (c)减速 区I可图2 运动区问的速度曲线上述的3种运动区间，可以在 DSP中封装为-个函数：Void CaroMOV(1ong Dist，long V0，long V1，un。

signed Acc)其中：第1个参数Dist为该区间所需走的距离，第2个参数V0为该区间的初始速度，第3个参数V1为该区间的结束时速度，最后-个参数Acc为从V0变为vl的加速度绝对值。

通过该函数，DSP将这几个参数送到FPGA的相应寄存器，FPGA的电子凸轮拈根据这几个参数来完成该区间的步进脉冲序列控制。需要说明的是，这几个参数都是以脉冲个数的形式给出的，-般参数Dist的01 ～2 -置 ， ，、L 第6期 卫军朝 ，等：-种基于DSPFPGA的电子凸轮控制方法 ·723 ·设置应该略大于变速过程中所走过的距离，否则可能会发生位移走完时V1的速度还没有达到的情况。

为了能让 DSP了解 FPGA中的凸轮拈的运行状态 ，用以判断是否可以给FPGA传下-区间的参数或者该段运动是否结束，又设计了-个函数：Unsigned int GetMotionSta(void)该函数对FPGA的相关寄存器进行读操作。其返回值的Bit0位等于1，表示区间运动完成或者没有区间运动任务的存在，DSP借此可以实现凸轮与其他任务之间的配合；返回值的Bitl位等于1，则表示DSP可以写入下-区间的运动参数，这样 DSP便可以在FPGA进行-个小区间的DDA算法的同时缓冲下-个小区间的参数，使相邻小区间连接处的运动无停顿。为了提高系统的灵活性，这些状态标志也可以作为DSP的中断源。

对于电子凸轮机构的运行方向的控制以及驱动器使能的控制，以DSP写通用输出口(GPO)的方式进行控制即可，封装为函数形式为：Void CamDir(void)Void CamEnable(void)通过上述的函数便可以完成 DSP端对-个凸轮运动的控制，使得凸轮的运动与其他的任务相配合。

1.3 FPGA中电子凸轮控制拈的设计FPGA中对凸轮机构的运行方向的控制以及电机驱动器使能的控制，仅仅是接收DSP的端口设定值并输出，电子凸轮拈设计的关键是步进脉冲序列生成器。本研究采用数字积分法生成脉冲序列。

数字积分法 又称数字微分分析法DDA(Digital Diferential Analyzer)。由于对加速度的积分可以得到速度增量，而对速度的积分可以得到位移增量，研究者可以将两个数字积分器级联起来 ，形成变速度的位移增量控制，积分器原理图如图3所示。当被积函数积分器中的设定值远小于累加器的容量，且迭代时钟的频率非常高时，脉冲序列频率的变化非常精细。

图3 数字积分器原理图在FPGA中，DDA算法的实现可以采用有限状态机。 的频率由状态机的驱动时钟频率以及-次循环迭代过程所需的状态数所决定。在-次循环过程中，各个状态分别完成步进脉冲个数计数以及运动完成的判断、速度累加器的累加以及溢出处理 、步进脉冲累加器的累加以及溢出处理，以及其他-些处理任务。其对应的流程图如图4所示。

图4 DDA算法流程图该DDA算法可以封装为如下拈：module Cam- DDA(input clk，input En，input Dist，input SpdV0，input Spd-V 1，input ACC，output Motion-State，output pu1)；其中：clk为驱动时钟；En为使能信号；Dist为需要送出的进给脉冲数；SpdV0，Spd V1为初始速度和终止时速度；ACC为从 Spd-V0到Spd-V1的加速度绝对值 ；MotionState[0]为该运动区间结束的标志位；Mo-tionState[2]为达到SpdV 1的状态标志位。

2 仿真与验证本研究将CamDDA的驱动时钟频率设为50 MHz，累加器的容量设为23位 ，对DSP端调用函数CamMov(1O，50，800，40 0oo)时FPGA所执行的DDA算法进行仿真，时序仿真图如图5所示。从仿真图可以看出，进机 电 工 程 第30卷图5 DDA拈时序仿真图给脉冲pul的前8个脉冲的频率是递增变化的，当送出第8个脉冲后，MotionState[2]置位，表示已经达到Spd-V1。当第 10个进给脉冲的下降沿发出时，M0。

tionState[0]置 1，表示该段运动已经完成。该运动区间 的运 动 时间 为 21.442 ms，而理 论运 动 时间为21.289 ms，这种情况是由于驱动时钟clk的频率不能调整到理想值所造成的。该情况在工程中是可以接受的，当然也可以在软件中对速度值和加速度值乘以- 个修正系数来解决。

本研究将所设计的拈综合后下载到控制卡的FPGA芯片(Latice公司的LFXP6C-3T144C)中，应用于垂直升降设备中，系统运行平稳可靠，各个小区间内的运动速度变化平滑，小区间之间速度衔接是连续的。

3 结束语本研究将电子凸轮控制拈集成到控制卡中，采用DSP端对电子凸轮的运动规律进行离散配置并向FPGA发送离散后各区间的运动指令，而FPGA端通过级联的DDA算法实现各个离散区间的脉冲序列生成，使得区间离散无需很细密，而且速度衔接连续。这样便大大减轻了电子凸轮配置的工作量 ，并且减轻了DSP的负担。这种设计方法也可以进-步应用于变加速度曲线的电子凸轮控制中。